verilog
-
FPGA时序约束–实战篇（Vivado添加时序约束）
前面几篇文章已经详细介绍了FPGA时序约束基础知识以及常用的时序约束命令，相信大家已经基本掌握了时序约束的方法。 今天介绍一下，如何在Vivado中添加时序约束，Vivado添加约…
-
【Verilog】期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么？能否相互嵌套？
系列文章 数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter） 运算符 数据流建模 行为级建模 结构化建模 组合电路的设计和时序电路的设计 有限状态…
-
【数字IC精品文章收录】近500篇文章|学习路线|基础知识|接口|总线|脚本语言|芯片求职|安全|EDA|工具|低功耗设计|Verilog|低功耗|STA|设计|验证|FPGA|架构|AMBA|书籍|
数字IC全站文章索引demo版（建议收藏慢慢看） 一、项目说明 1.1 索引目的 1.2 收录原则 1.3 投稿方式 1.4 版本迭代 二、数字IC学习路线 三、通用技能篇 3.1…
-
汉明码奇偶校验矩阵理解
首先看 汉明码 一、矩阵解释 单bit纠正（ SEC，single error correction ） 以数据位为8位(m)为例，编码位数为r，2^r>=m+r+1 r…
